IT之家 5 月 21 日消息，AMD 今天宣布，第六代霄龙处理器（代号“Venice”）在中国台湾地区的台积电工厂进入量产爬坡阶段， 未来计划在台积电亚利桑那州晶圆厂推进量产 。 IT之家在此援引官方新闻稿，“Venice”是行业首个采用台积电 2nm 工艺的 HPC（高性能计算）产品。此次量产爬坡正值在 AMD 服务器市场持续提升之际，越来越多云计算、高性能计算、AI 客户选用霄龙处理器。 同时，AMD 计划将台积电 2nm 工艺导入数据中心 CPU 产品线。 后续产品“Verano”同样归属第六代霄龙 ，重点优化“X 美元 / X 瓦性能”表现。面向云计算、AI 等场景，提供 LPDDR 内存支持，可在功耗受限的场景下提供更高性能、带宽。 此外，AMD 与台积电的合作还覆盖 SoIC-X、CoWoS-L 封装技术。随着台积电 2nm 的“Venice”进入量产，AMD 将推动更多高集成大规模计算平台落地。
IT之家 5 月 19 日消息，消息人士 HXL (@9550pro) 本月 17 日表示，AMD EPYC（霄龙）"Venice" 的“标准版”将采用台积电 N2P 制程 CCD 芯片，单处理器可扩展至 96 核心；而“密度版”则将采用 N2 CCD，单处理器可扩展至 256 核心。 综合此前一系列爆料， AMD 在 "Zen 6" 世代开案了（至少）2 种不同的 CCD 芯片 ，分别是 N2P 制程 12 颗标准核心、N2 制程 32 颗密度核心，前者也将用于 MSDT、笔记本电脑等平台， 后者已于去年 4 月投入初步生产 。 相关阅读： 《 AMD 资料图片曝光，确认 SP7、SP8 服务器处理器平台规格 》
超威半导体(AMD)宣布已开始量产代号为“Venice”的第6代AMD EPYC CPU，成为AMD与台积电在2纳米技术合作上的重要里程碑。据悉，AMD计划未来于台积电在美国的亚利桑那州晶圆厂展开上述量产。
超威半导体（AMD）5月21日宣布，其代号为“Venice（威尼斯）”的下一代AMD EPYC（霄龙）中央处理器已正式开启量产，该芯片采用台积电最先进的2nm工艺技术，是业内高性能计算（HPC）领域首款投入量产的2nm产品。此外，AMD还计划将其数据中心CPU的2nm工艺延伸至后续新品“Verano”。（界面）