Vue&ViteConf 2026 将于 7 月 18 日在上海举办！ VoidZero 创始人 & CEO ，Vue.js & Vite 作者尤雨溪将出席本次会议并发表主题演讲，本次会议计划设置 10-12 个演讲主题。**目前已经确定 11 位演讲嘉宾，10 个演讲主题。** 除尤雨溪以外，我们一起来看看都还有哪些演讲嘉宾和演讲主题： VoidZero 成员，Rolldown / Vite / Oxc 核心贡献者 shulaoda 将为大家带来主题为《从社区贡献到 VoidZero：聊聊 Vite 和 Rolldown 的内存优化》 的演讲。 字节 Lynx 架构师、前 Meta React 团队成员、Vue Lynx 黄玄（ Hux ）将给大家带来主题为《 Unlock Vue for Native 》的演讲。 Vue 官方团队成员 edison1105 将给大家带来主题为《深入理解 Vapor mode 》的演讲。 VoidZero 成员，Vite Task 作者王驰 (@wan9chi)将给大家带来《 Vite Task 的缓存魔法》的演讲。 Weapp-tailwindcss 、Weapp-vite 作者，大健云仓(GTC)架构主管杨启明（ icebreaker ）将出席本次会议给大家带来主题为《 Weapp-vite: 对小程序工程化的重新思考》的演讲。 markstream-vue 作者、UnoCSS 、Vue Vine 、Deep Chat 核心成员 Simon He 将出席本次会议，给大家带来主题为《你的 Markdown 渲染器，扛得住 AI 输出吗？》的演讲。 DeepChat 作者夕阳针(zerob13)将给大家带来主题为《从 Yak Shaving 到 Agent：Vue 如何降低 AI 工具开发心智负担》的演讲。 Project AIRI 创始人、LobeHub 全栈工程师 Neko 和全栈工程师、AIRI 核心成员、Velin 与 Vieval 作者 RainbowBird （洛灵）两位将出席本次会议并给大家带来主题为《自信地开发 Agent：把 Vue 和前端工具链融合到 Agent 里》的演讲。 还有一位海外嘉宾的信息我们将稍后揭晓！ 如果你对本次会议感兴趣，可以移步官网了解更多详情： https://vueconf.cn
Vue&ViteConf 2026 将于 7 月 18 日在上海举办！ VoidZero 创始人 & CEO ，Vue.js & Vite 作者尤雨溪将出席本次会议并发表主题演讲，本次会议计划设置 10-12 个演讲主题。**目前已经确定 11 位演讲嘉宾，10 个演讲主题。** 除尤雨溪以外，我们一起来看看都还有哪些演讲嘉宾和演讲主题： VoidZero 成员，Rolldown / Vite / Oxc 核心贡献者 shulaoda 将为大家带来主题为《从社区贡献到 VoidZero：聊聊 Vite 和 Rolldown 的内存优化》 的演讲。 字节 Lynx 架构师、前 Meta React 团队成员、Vue Lynx 黄玄（ Hux ）将给大家带来主题为《 Unlock Vue for Native 》的演讲。 Vue 官方团队成员 edison1105 将给大家带来主题为《深入理解 Vapor mode 》的演讲。 VoidZero 成员，Vite Task 作者王驰 (@wan9chi)将给大家带来《 Vite Task 的缓存魔法》的演讲。 Weapp-tailwindcss 、Weapp-vite 作者，大健云仓(GTC)架构主管杨启明（ icebreaker ）将出席本次会议给大家带来主题为《 Weapp-vite: 对小程序工程化的重新思考》的演讲。 markstream-vue 作者、UnoCSS 、Vue Vine 、Deep Chat 核心成员 Simon He 将出席本次会议，给大家带来主题为《你的 Markdown 渲染器，扛得住 AI 输出吗？》的演讲。 DeepChat 作者夕阳针(zerob13)将给大家带来主题为《从 Yak Shaving 到 Agent：Vue 如何降低 AI 工具开发心智负担》的演讲。 Project AIRI 创始人、LobeHub 全栈工程师 Neko 和全栈工程师、AIRI 核心成员、Velin 与 Vieval 作者 RainbowBird （洛灵）两位将出席本次会议并给大家带来主题为《自信地开发 Agent：把 Vue 和前端工具链融合到 Agent 里》的演讲。 还有一位海外嘉宾的信息我们将稍后揭晓！ 如果你对本次会议感兴趣，可以移步官网了解更多详情： https://vueconf.cn
Vue&ViteConf 2026 将于 7 月 18 日在上海举办！ VoidZero 创始人 & CEO ，Vue.js & Vite 作者尤雨溪将出席本次会议并发表主题演讲，本次会议计划设置 10-12 个演讲主题。**目前已经确定 11 位演讲嘉宾，10 个演讲主题。** 除尤雨溪以外，我们一起来看看都还有哪些演讲嘉宾和演讲主题： VoidZero 成员，Rolldown / Vite / Oxc 核心贡献者 shulaoda 将为大家带来主题为《从社区贡献到 VoidZero：聊聊 Vite 和 Rolldown 的内存优化》 的演讲。 字节 Lynx 架构师、前 Meta React 团队成员、Vue Lynx 黄玄（ Hux ）将给大家带来主题为《 Unlock Vue for Native 》的演讲。 Vue 官方团队成员 edison1105 将给大家带来主题为《深入理解 Vapor mode 》的演讲。 VoidZero 成员，Vite Task 作者王驰 (@wan9chi)将给大家带来《 Vite Task 的缓存魔法》的演讲。 Weapp-tailwindcss 、Weapp-vite 作者，大健云仓(GTC)架构主管杨启明（ icebreaker ）将出席本次会议给大家带来主题为《 Weapp-vite: 对小程序工程化的重新思考》的演讲。 markstream-vue 作者、UnoCSS 、Vue Vine 、Deep Chat 核心成员 Simon He 将出席本次会议，给大家带来主题为《你的 Markdown 渲染器，扛得住 AI 输出吗？》的演讲。 DeepChat 作者夕阳针(zerob13)将给大家带来主题为《从 Yak Shaving 到 Agent：Vue 如何降低 AI 工具开发心智负担》的演讲。 Project AIRI 创始人、LobeHub 全栈工程师 Neko 和全栈工程师、AIRI 核心成员、Velin 与 Vieval 作者 RainbowBird （洛灵）两位将出席本次会议并给大家带来主题为《自信地开发 Agent：把 Vue 和前端工具链融合到 Agent 里》的演讲。 还有一位海外嘉宾的信息我们将稍后揭晓！ 如果你对本次会议感兴趣，可以移步官网了解更多详情： https://vueconf.cn
图片内容为ai总结，要看具体内容大家去看原文会比较好 微信原文 3 个帖子 - 2 位参与者 阅读完整话题
3 个帖子 - 3 位参与者 阅读完整话题
IT之家 6 月 6 日消息，字节跳动今日发表声明称，字节跳动没有造车或推出汽车品牌的计划。 IT之家附原文如下： 我们注意到，近期有部分报道将“赛豆”解读为“豆包汽车品牌”或“字节跳动造车”: 1.相关说法不准确， 字节跳动没有造车或推出汽车品牌的计划 。 2.赛豆不是字节跳动或豆包推出的汽车品牌， 字节和赛豆没有股权合作 。 3.豆包、火山引擎与汽车行业伙伴的合作，主要是给行业伙伴提供豆包大模型、智能座舱等技术服务，帮助合作伙伴提升车载智能交互体验。 2026.06.06 IT之家注意到，《晚点 Auto》5 月 30 日曾爆料称， 赛力斯正在推进一个全新汽车品牌的筹备工作 ，其法律主体正是刚刚完成工商变更的“赛豆科技”；新品牌定位年轻、运动， 预计将于 6 月正式发布 。赛力斯将与字节跳动旗下的云服务平台火山引擎展开 深度合作 ，火山引擎在此次合作中的介入深度将超过此前与上汽荣威的“联合定义、联合开发”模式。 爆料还提到，新品牌将建立一套专门的销售渠道，产品面向国内和海外两个市场同步销售，目前赛力斯已组建了市场及渠道方面的团队。
IT之家 6 月 4 日消息，粉笔科技 CEO 张小龙今日发布《 致中国人民大学师生的道歉信 》： 我是张小龙。 在昨日于中国人民大学哲学院的演讲活动中， 我因个人言行失当，中途离场并发表不当言论 ，给在场师生造成了困扰，也破坏了正常的交流氛围。对此，我向所有老师和同学郑重道歉。 此次事件责任完全在我。我诚恳接受大家的批评，并对此深刻反思。对于给中国人民大学及哲学院带来的负面影响，我深表歉意，并愿意承担相应责任。 再次向所有受到影响的师生致歉。 6 月 3 日，网传张小龙受邀中国人民大学哲学学院开展职业规划讲座时 使用脏话辱骂学生 ，相关话题引发热议。 据网传内容，张小龙本次受该校哲学院邀约，原定讲座主题围绕考公辅导行业展开，但讲座正式开场前，临时将演讲主题调整为“ AI 时代的职业生涯规划 ”。 分享环节里，张小龙向大家介绍了他认为未来最有潜力的就业方向： 炒股 。“最好炒科技股，更好的是炒美股，再好一点的是带着全家一起炒股。” 对于台下学生们的平淡反应，张小龙说出了“找不到工作是应该的”等争议言论，发言结束后愤然离场。 IT之家查询公开资料获悉，张小龙毕业于中山大学哲学系，2006 年进入公考培训行业担任讲师，2013 年加入猿题库负责公考项目并出任粉笔网 CEO，2015 年创立北京粉笔蓝天科技有限公司。
刚刚一直有人在我的github项目上issue中发表评论，说什么stars异常，还说什么trending项目，一大堆，我真是不理解，它们的目的是什么的？我现在就是把评论删除， 佬们我该如何处理 “一周增长了 4493 Star” 我一共才多少stars 10 个帖子 - 8 位参与者 阅读完整话题
恳请管理员帮忙检查一下为什么会发生这样的情况, 多谢.
IT之家 6 月 2 日消息，华硕 (ASUS) 昨日发表了 ZenScreen OLED MQ14FCKV。这款应用 OLED 面板的便携显示器厚度 8mm， 总重不到 500g ，支持 65W USB PD 供电直通，内置 DisplayWidget Center 管理应用。 根据IT之家的了解，MQ14FCKV 采用 14" 面板，分辨率 1920×1200，响应时间 1ms，色域覆盖 90% DCI-P3。其支持 M Model P3 色彩设置， 可实现与 macOS 设备一致的色彩体验 。 相关阅读： 《 华硕发布 ZenScreen Duo MB14FCD 双屏便携显示器：双 14 英寸 16:10 FHD IPS 面板、360° 转轴 》 《 华硕发布 ZenScreen Color ePaper MP13UC 墨水屏显示器：13.3 英寸 35Hz 300ppi，支持 4096 种色彩 》
如图 AI 对人的认知能力的影响的其中一方面就是：诱惑人对不懂的课题发表观点。 很多人的心智是不足以克制自己的表达欲的，特别是当 AI 给他提供了一个有鼻子有眼的解答以后。AI 暴露出很多人不具有保留意见、尊重并信任他人工作能力、静待观察情况的能力。 对此我要特别批评产品经理，特别是在 Vibe Coding 背景下，公司要求产品部门自己出 Demo，这会引诱产品经理对技术部的具体工作发表意见。 我做过一个需要调用 GPU 的 Demo，因为产品部要做立项报告会，他们为了马上有演示素材可用就让我2h内出一个 Demo，好吧我就在 Mac上做了一个本地 Demo（全公司使用 MacBook，同时 Mac M系列又是GPU一体的，不需要处理复杂的环境问题）然后给产品经理部署好了。他嫌性能比较低，想让我在机房找个5090部署。我说现场起一套环境和依赖来不及。他说： 那你为什么不用 Mac 系统的服务器呢？ 1 个帖子 - 1 位参与者 阅读完整话题
不多说了，如图，至于为什么维权请看文章： 解读MINIMAX最新公告，各位，minimax飞书群已经把我踢了！闹剧重点不应该在周限额，而是应该在月度限额！！！ - 前沿快讯 - LINUX DO 5 个帖子 - 3 位参与者 阅读完整话题
IT之家 6 月 1 日消息，微星 (MSI) 在其 COMPUTEX 2026 新闻稿中提及了两款 PC 组件新品，分别是处理器一体式 (AIO) 水冷散热器 MAG CORELIQUID A23 360 W 和机箱、MPG VIXTA 300 PZ 系列。 MAG CORELIQUID A23 360 W 导入布艺家居美学，造型灵感源自高阶音响设备，冷头布料表层下方隐藏有数显模块。其搭载全新设计的风扇叶片，平衡气流表现与噪音抑制。 MPG VIXTA 300 PZ 系列整体采用悬浮式上下分舱布局，拥有可拆卸电源支架与磁吸式侧板。其标准款拥有一体成型弧形强化玻璃与滑轨式侧板结构；AIRFLOW 款则具备 MESH 前板和 Pogo Pin 金属触点连接结构。 微星在另一篇新闻稿中还提到搭载英特尔酷睿（第 3 代）"Wildcat Lake" 处理器的 Cubi NUC WCG 迷你主机。其体积 0.55L，高 40.1mm，具备三屏输出和双网口，提供多个 USB-A 接口。
一句话：土区plus，使用机场节点，账号模式登陆codex使用，看能坚持多久。 已搭建了sub2api，但是不想用。 测试使用机场节点，登陆账号来使用codex。 看奥特曼封不封… 祝我好运~~~~ 就是想确定下，正价是不是可以随便折腾，和ip不相干 1 个帖子 - 1 位参与者 阅读完整话题
5月25日，华为正式发表“韬（τ）定律”，为半导体与电子系统演进提供全新指导原则。预计到2031年，基于该定律的高端芯片晶体管密度有望达到1.4纳米制程的同等水平。受此消息影响，A股市场芯片产业链午后持续走高，东芯股份、华虹公司、甬矽电子收获“20CM涨停”，中芯国际、盛美上海、拓荆科技、东微半导等10余股涨超10%。 34 个帖子 - 25 位参与者 阅读完整话题
转载一位知乎大佬的回答. 华为正式发表半导体领域新定律_10%公司_澎湃新闻-The Paper 华为发表「韬（τ）定律」，半导体技术实现新突破，具有哪些重要意义？对中国半导体产业发展有什么影响？ - 且听沧海的回答 - 知乎 https://www.zhihu.com/question/2042176040638707165/answer/2042284600949463032 1 个帖子 - 1 位参与者 阅读完整话题
“IT早报”时间，大家好，现在是 2026 年 5 月 26 日星期二，今天的重要科技资讯有： 1、华为发表半导体韬定律：预计到 2031 年，基于该定律的高端芯片晶体管密度将达到 1.4 纳米制程的同等水平 基于该定律，华为过去六年已成功设计并量产了 381 款芯片。今年秋季，华为将发布新的麒麟手机芯片，完整采用逻辑折叠技术，大幅提升相关性能。>> 查看详情 2、华为麒麟 2026 芯片官方剧透：晶体管密度提升 53.5％，峰值频率首超 3GHz 在 5 月 25 日的国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波表示，将于今年秋季面世的麒麟手机芯片率先采用了逻辑折叠（LogicFolding）技术，性能大幅提升。>> 查看详情 3、国补后 2999 元起，OPPO Reno16/Pro 手机发布 OPPO Reno16 系列 5 月 25 日晚发布，搭载山海通信增强芯片与独立 Wi-Fi 加速芯片，Pro 版采用 3D 冰透悬浮工艺，后盖呈现裸眼 3D 效果。全系支持 AI 一键闪记功能，可快速提取屏幕内容、生成攻略。>> 查看详情 4、荣耀 600 Pro 手机发布：采用“3D 星河美学设计”，国补到手 3399-4199 元 荣耀 600 Pro 手机 5 月 25 日晚正式发布，售价区间为 3899 元-4699 元，国补到手价 3399-4199 元。>> 查看详情 5、荣耀 600 超级版手机发布：8600mAh 电池、第四代骁龙 7，售 3299 元起 荣耀 600 超级版手机正式亮相，搭载第四代骁龙 7 平台，配备 8600mAh 青海湖大电池，支持 IP68+IP69+IP69K 多重防尘防水。影像方面采用 2 亿超清主摄，支持 4K 闪光微单 Live 与双对称 AI 变焦闪光灯。>> 查看详情 6、网传腾讯、字节因“短视频猪食论”起争执，抖音集团副总裁李亮发文辟谣 近日，有传言称字节跳动副总裁反击了腾讯副总裁批“低质洗脑短视频像猪食”的言论，称：“都是卖猪食的，谁也别看不起谁。”针对此类传闻，抖音集团副总裁李亮 5 月 24 日晚发文辟谣，称没有说过这样的话。>> 查看详情 7、33 岁智元机器人 CTO“稚晖君”彭志辉正式出任上纬新材公司董事长 去年 11 月，上纬新材公告称，当日公司召开了 2025 年第三次临时股东会，通过累积投票制的方式选举了彭志辉、田华、周斌、姜青松、钮嘉为公司第四届董事会非独立董事。全体董事一致同意选举彭志辉担任公司第四届董事会董事长。>> 查看详情 8、小米汽车：YU7 GT 目前暂无登陆《跑车浪漫旅 7》游戏的计划 小米汽车今天深夜发布第 246 集答网友问，详细介绍了电池安全测试、YU7 GT 所用的碳陶刹车盘，并回应 YU7 GT 是否有上线 GT7 的计划：YU7 GT 目前暂无登陆 GT7（《跑车浪漫旅 7》）游戏的计划，后续如有计划会第一时间公布。>> 查看详情 9、OpenAI GPT-5.6 模型曝下月发布：AI 上下文 150 万 tokens 多名开发者在 OpenAI Codex 后端日志中发现未官宣模型 GPT-5.6，内部代号为 iris-alpha，将支持 150 万上下文窗口，有望今年 6 月发布。>> 查看详情 10、追觅官宣 C 罗出任全球代言人 追觅正式宣布足球巨星 C 罗成为其全球代言人，与刘亦菲等明星共同构建全球化代言矩阵。作为海外营收占比近 80% 的中国科技品牌，追觅正通过超级碗广告、国际展会等方式持续提升全球声量。>> 查看详情 11、比亚迪宋 Ultra DM-i 上市定档 5 月 28 日：第五代 DM 技术，最大纯电续航 310km 据比亚迪官方，宋 Ultra DM-i 将于 5 月 28 日正式上市。该车采用比亚迪第五代 DM 技术，搭载 26.6kWh 和 38kWh 两种容量的电池组，对应纯电续航里程分别为 205km 和 310km。>> 查看详情 12、 荣耀 WIN Turbo 手机官宣搭载 10000mAh 青海湖电池，支持 80W 快充和 27W 反向充电 荣耀 WIN Turbo 手机将于 5 月 29 日发布并开售，荣耀 WIN 官方 5 月 25 日宣布，荣耀 WIN Turbo 手机搭载 10000mAh 青海湖电池。>> 查看详情 13、北京市市场监管局约谈 17 家重点平台企业，要求杜绝在“6·18”期间开展非理性大额补贴促销 北京市市场监管局联合多部门召开网络市场监管会议，约谈 17 家重点平台企业，重点规范“6·18”期间经营行为，要求杜绝非理性大额补贴，并强调诚信经营、公平竞争、食品安全与内容管控。>> 查看详情 14、不依赖新光刻工艺！麒麟 2027、昇腾 990 芯片在路上，华为何庭波“韬定律”论文要点大揭秘 麒麟芯片的后续命名，论文中表示为麒麟 2026、2027、2028、2029，目前尚不清楚是否为代号，也不排除麒麟芯片要大改命名规则的可能。>> 查看详情 15、华为何庭波：“麒麟 2026”手机芯片是逻辑折叠技术的首次成功实施，未来十年会持续走向全面折叠 在 ISCAS 2026 上，华为公司董事、半导体业务部总裁何庭波提到“麒麟 2026”手机芯片是逻辑折叠技术的首次成功实施。她表示，未来十年会持续走向全面折叠，持续优化从器件、电路，到芯片和系统的全栈性能。>> 查看详情 16、Mate 90 系列首发？华为今年秋季发布全新麒麟手机芯片：完整采用逻辑折叠技术，大幅提升相关性能 华为今年秋季将发布新的麒麟手机芯片，完整采用逻辑折叠技术，大幅提升相关性能。按照过往华为旗舰手机的发布习惯来看，届时将带来 Mate90 系列旗舰新机。>> 查看详情 17、消息称三星电子完成 900 层超高堆叠 3D NAND 闪存原型开发 三星电子以“上部卡盘”解决了晶圆翘曲问题，并以新型套刻校正技术克服了微细对准误差，位线与字线的改进也同时改进了功耗和尺寸。>> 查看详情 18、工信部开展 2026 年新能源汽车安全排查，起火燃烧事故 24 小时内完成基本信息上报 工信部要求车企在 8 月 31 日前完成新能源汽车安全隐患排查，新能源汽车安全隐患排查涵盖产品质量、运行监测安全排查等 5 个方面。其中，产品质量安全排查共分为两个方面：动力电池系统安全排查和新能源整车质量安全排查。>> 查看详情 19、特斯拉 FSD 学会了“躲警车”，主动减速变道 特斯拉 FSD 系统基于海量人类驾驶数据训练，近期被车主发现，在高速公路上遇到中央隔离带停放警车时，会主动减速、变道，平稳汇入车流，而非按限速超车。其行为与谨慎人类驾驶员无异，展现了端到端神经网络习得日常驾驶习惯的能力。>> 查看详情 20、黑马电影《给阿嬷的情书》密钥延期至 6 月 30 日，豆瓣涨至 9.2 分 五一档黑马《给阿嬷的情书》密钥延期至 6 月 30 日，豆瓣评分从 9.1 涨至 9.2。影片讲述一个孙子为阿嬷寻找阿公，却揭开一段隐藏半世纪的感情。凭借口碑逆袭，票房已破 10 亿。>> 查看详情 21、EWC 的王回来了：“小孩”曾卓君夺得 COMBO BREAKER 白金赛街霸六项目冠军 在 5 月 25 日的美国 Combo Breaker 白金赛决赛中，来自中国的“小孩”曾卓君以 3:0 击败了日本选手 HINAO，成功夺冠，并拿到了今年 EWC 和卡普空杯的双门票。>> 查看详情 22、华为 nova 16 系列手机现身官网，含 16Ultra/16 Pro/16/16z 四款机型 华为 nova 16 系列已在官网商城上线，包含 Ultra、Pro、16 和 16z 四款机型。据爆料，该系列将于 6 月 1 日 14:30 发布，主打影像、性能和电池升级，是今年唯二逆势升配的线下拍照走量机。>> 查看详情 23、何庭波透露华为付出巨大努力使手机芯片重回市场，去年推出麒麟 9030 Pro 后曾进入性能“饱和区” 在 5 月 25 日的 ISCAS 2026 上，华为公司董事、半导体业务部总裁何庭波透露，2020 年后，与合作伙伴一起，华为付出了巨大努力使手机芯片重回市场。去年推出麒麟 9030 Pro 后，华为手机芯片曾进入性能“饱和区”。>> 查看详情 今天就先聊到这里，IT早报，咱们明天见。
梵蒂冈当地时间5月25日，教宗利奥十四世在就任后发表的首份重要通谕《辉煌人性》（Magnifica Humanitas）中，罕见以强烈语气呼吁各国政府放缓人工智能系统的发展步伐，警告相关技术正在助长虚假信息、优先放大冲突，并可能把世界推向“无休止战争”的道路。 这位上任一年多、近期言辞日益强硬的美国籍教宗，在这份逾4.3万字的长篇文件中向全球政治领袖发出多项充满激情的呼吁，其中也包括对美国总统唐纳德·特朗普政府发动伊朗战争的批评，此前这些表态已引发华盛顿方面不满。 利奥十四世在文件中指出，人工智能的发展不应任由少数私人企业掌控，尤其是数据的所有权不可以仅集中在私人手中。他呼吁政策制定者切实保护劳动者权益，保障儿童免受新技术侵害，并敦促各大人工智能企业“给竞争降温”。他写道，“在一切都在加速之时，我们需要的是一种更为积极的政治介入，它有能力让事态慢下来。”他同时强调，必须建立“健全的法律框架、独立的监督机制、知情的使用者，以及不放弃自身责任的政治体系”。 按照天主教传统，通谕是教宗面向全球约14亿信众最具权威性的教导形式之一。这份被高度期待的文本从利奥十四世当选教宗后不久便开始起草，其主轴锁定人工智能的兴起，同时辐射至战争、国际秩序、武器工业和历史罪责等议题。 在谈及当今国际局势时，教宗严厉谴责当代战争的残酷性，感叹多边组织功能衰弱，并指出军火工业利润是战争持续的重要推手。他在英文文本中写道，过去60年间，“世界被一系列残酷程度惊人的冲突所标记，这些战争往往在大规模层面殃及平民。”在他看来，人类正在滑向一种“权力暴力的文化”，“和平不再被视为必须承担的责任，而只是冲突之间脆弱的间歇”。 利奥十四世在通谕中作出了迄今最明确的教宗表态之一，公开否定传统的“正义战争”理论。这一自至少公元五世纪以来在教会传统中用于评估战争是否正当的教义，长期被视为限制战争的伦理框架，但近年来也被美国政府高官，包括身为天主教徒的副总统J·D·万斯，用来为伊朗战争辩护。教宗写道，“所谓‘正义战争’理论，太多时候沦为为任何类型战争辩护的工具，如今已经过时。”他强调，使用武力、暴力和武器，是一种关系贫乏的表现，最终“总会给平民带来灾难性后果”。他并警告，不排除有领袖将战争作为转移国内矛盾、操控社会情绪的“玩世不恭的工具”。 针对人工智能在军事领域的使用，教宗明确要求置于“最严格的伦理约束”之下，强调“将致命决策交由人工智能系统作出，是不被允许的”。在阐述人工智能伦理之前，利奥十四世回顾了历任教宗关于社会公义的教导，特别提到其同名前任利奥十三世在1891年发表的著名通谕，曾在工业革命时期为工人争取更好的薪酬与工作条件。 站在当下技术变革的节点，利奥十四世严厉抨击人工智能时代产生的“新型奴隶制”。在他笔下，那些负责维护人工智能系统的劳工，以及制造电脑、智能手机等硬件设备的工人，构成了这种新奴役关系的主体。他指出，在部分地区，儿童和青少年被迫在危险环境中工作，粉碎提炼稀土的原料，“这些人的身体被磨损、受伤、布满伤痕，只为让计算流程得以不间断地继续。”他认为，这一现实“深刻拷问着我们这个时代的道德良知”。 在谈及历史罪责时，教宗正面触及天主教会在跨大西洋奴隶贸易问题上的迟滞立场。他承认，教会直到19世纪才对跨大西洋奴隶制作出有力谴责，这一事实“在基督徒的记忆中留下创伤”。利奥十四世为此作出个人道歉，“为这一切，我以教会的名义，真诚请求宽恕”。 通谕最后部分，利奥十四世将视线拉回到人工智能的长远风险与人类共同命运。他在开篇即强调，这封信不只写给天主教徒，而是面向所有“善意之人”。他呼吁全球社会认真面对人工智能发展、以及当今领导方式所引发的“关键问题”。借用《圣经》中“巴别塔”的故事，他指出，当人类群体出于傲慢，企图建造一座直达天庭的高塔时，所体现的正是任何不求上帝祝福却妄图“直抵天堂”的工程风险。他写道，“以一颗牧者和父亲的心，我请求所有人放弃建造又一座巴别塔，而是携手致力于公共福祉的建构。” 面对技术风险和全球性挑战的复杂度，教宗提醒人们警惕一种“微妙的诱惑”：认为问题过于庞大、个体过于渺小，从而相信“我们的选择毫无意义”。利奥十四世表示，固然并非人人都握有同样的影响力，“但没有任何人可以完全卸责，我们每个人都在各自的行动领域之内负有责任”。 查看评论
今日，华为何庭波在中国科学院科技论文预发布平台上发表署名论文《多层电子系统的时间缩微理论（A Time Scaling Theory for Multi-Layer Electronic Systems）》。 该论文涉及了何庭波今日在国际电路系统研讨会ISCAS 2026上提出的指导半导体产业发展新原则“ 韬（τ）定律 ”的具体解读，并披露了华为麒麟芯片、昇腾芯片的部分路线图规划。 华为麒麟芯片SoC效率预计在3到5年内在典型使用下将提升 1倍 以上，AI硬件集成度预计到2035年将增长 100倍 以上，CPU性能核心频率的规划是：今年达 3.1GHz ，2027年达 3.39GHz ，2028年达 3.71GHz ，2029年突破 4GHz 。 ▲华为麒麟CPU性能核心频率趋势（原表来自论文，芯东西制图） 昇腾AI芯片方面，2025年的昇腾910C、2026年的昇腾950以及随后的昇腾990将采用成熟技术的组合： Chiplet 、 2.5D扇出 和通过微凸块及标准间距混合键合的 3D堆叠 。到2030年前后，昇腾990将把 逻辑折叠 引入AI芯片类别，从那时起 3D折叠 成为2035年前α的主要载体。沿此路径，到2035年其硬件集成度预计将增长 100倍 以上。 论文作者介绍显示，何庭波负责华为半导体业务，她带领的团队在2020年至2026年间设计并量产了 381款芯片 ，涉及移动、人工智能（AI）、汽车和基础设施市场，并且是本文中描述的 τ缩微 方法和 逻辑折叠（LogicFolding） 、 统一总线（UnifiedBus） 和 Hi-ONE光学I/O 技术的来源。 何庭波在今天演讲中剧透道， 华为将在2026年秋季面世的麒麟芯片，性能大幅提升；预计到2031年，基于τ定律的高端芯片晶体管密度将达到1.4nm制程的同等水平。 何庭波论文全文翻译如下： 摘要： 60年来，摩尔定律的几何缩微驱动着半导体产业的进步。这一产业契约已不再成立：纯粹的尺寸缩微所带来的回报已经趋于平缓，前沿芯片设计预算已超过 十亿美元 ，最先进制程节点的每晶体管成本不再下降。 本文提出一种后继的缩微原则——τ缩微——以时间本身而非晶体管面积作为衡量进步的首要指标，将单一的特征时间常数τ作为横跨12个数量级（从晶体管的开关切换到数据中心工作负载）的统一优化目标。文中展示了两项量产级验证。 在移动SoC上 ， 逻辑折叠 ——一种将数字、模拟和存储电路分配到垂直堆叠有源层中的方法论——在固定工艺节点下实现了 55% 的晶体管密度阶跃提升和 41% 的功耗效率增益。 在AI系统上 ，由 内存语义统一总线互连架构 、 近 封装光学Hi-ONE 以及 边缘到表面的3D折叠（3D Folding） 协同设计的系统堆栈，预计到2035年硬件集成度将增长 100倍 以上。 更深层的主张是方法论层面的： τ缩微是自Dennard以来，第一个在整个计算堆栈中建立共享优化目标的缩微原则 。 引言： 自1960年代中期以来，半导体产业一直以纳米为单位衡量进步。每十八个月，晶体管缩小，频率提升，每个逻辑门的成本下降。 摩尔定律既是经验观察，也帮助建立了支撑整个计算堆栈的产业契约。这一产业契约已不再成立。在7nm节点之后，几何缩微已无法带来其历史上的红利。 光刻设备正在接近图案化的物理极限，EUV设备折旧主导了晶圆成本，每晶体管价格曲线已趋于平缓——在某些情况下甚至出现了逆转。对于那些难以获取最先进光刻设备的机构而言，这一约束来得更早、影响也更为严峻。 因此，产业面临的核心问题已经改变。它不再是“ 晶体管还能缩小多少？ ”而是“ 应该缩小什么，以及针对什么目标？ ” 在过去六年中，本文作者所在的华为半导体团队在移动SoC、AI加速器、系统互连架构和封装领域以硅片为实证对这一问题进行了深入研究。结论是： 答案不在于另一个制程节点，也不在于另一种晶体管架构，而在于改变首要优化目标本身。 本文主张， 未来十年电子系统的演进应由时间缩微（time scaling）——即在堆栈每一层系统性地缩减单一特征时间常数τ，从皮秒级的晶体管切换到秒级的数据中心工作负载响应——来引导 ，而非几何缩微。 τ缩微的论据将在下文中以科学方法论和产业路线图两个维度展开，其经验基础来自2020年5月至2026年5月期间量产的381款芯片。 01 . 几何时代的终结 在其大部分历史中，半导体产业只有一件事要做：把晶体管做得更小。戈登·摩尔（Gordon Moore）在1965年的观察——晶体管密度大约每两年翻一番——在十年后由罗伯特·登纳德（Robert Dennard）的缩微理论所补充，后者确立了电压和尺寸的等比缩小可以维持恒定电场。 几何缩微与Dennard缩微共同在近五十年间带来了性能功耗比和性能成本比的指数级提升。 这一格局分两个阶段瓦解。约2005年，Dennard缩微率先失效：电压不再随特征尺寸等比缩小，暗硅（dark silicon）时代开始。几何缩微持续了更长时间，依靠FinFET以及随后的全环栅极（GAA）器件架构得以延续。 然而，在7nm之后，纯尺寸缩微的回报已经趋于平缓。原因已有充分记录：速度饱和效应使本征延迟对沟道长度的依赖从二次方降为线性；局部互连的寄生电阻和电容日益主导标准单元的延迟预算；掩模成本、EUV折旧和设计规则复杂性已将2nm节点的前沿芯片设计预算推至超过十亿美元。 经济后果同样不可回避。在先进节点上，每晶体管成本已趋于平缓，而在最前沿，成本正在上升。过去五十年所依赖的产业契约——每一代以更低成本获得更多晶体管——已不再成立。 对于华为半导体而言，这一转变伴随着一个额外的约束：获取最先进光刻设备的渠道受限。假定另一个制程节点能解决问题已不再可行。 六年前，几何路线图遭遇了瓶颈，迫使我们直面一个更根本的问题——回顾来看，这是整个行业终将不得不面对的问题。 02 . 时间，而非空间： 摩尔时代的真正货币 如果还原到对终端用户的本质影响，摩尔定律从根本上从来不关乎几何尺寸。更小的晶体管之所以能提升系统性能，是因为它们切换更快。更密集的互连之所以能提升性能，是因为信号传输距离更短。更高的集成度之所以能提升性能，是因为数据跨越的边界更少。 每一代技术本质上带来的是 时间的缩减 ——在器件层面从皮秒到纳秒，在芯片层面从纳秒到微秒，在系统层面从微秒到秒。空间缩微不过是压缩时间的工具。 一旦认识到这一点，一个显而易见的重新框定便呈现出来。 时间本身应被采纳为首要指标。 在堆栈的每一层——晶体管、电路、芯片和系统——都可以定义一个特征时间常数τ，并将其缩减作为统一优化目标。几何缩微由此成为缩减τ的众多技术手段之一，而不再是唯一的手段。 这一原则被称为 τ缩微 ，在此作为几何摩尔缩微的后继者提出，以引导半导体演进。形式上，τ被视为一个分层构造，可以分解为： τ = f(τ_transistor， τ_circuit， τ_chip， τ_system) 其中，τ_transistor、τ_circuit、τ_chip和τ_system分别代表晶体管、电路、芯片和系统层的时间常数。每一层的τ由其下层的τ以及该层引入的组织和通信开销共同构成。τ的工作空间跨越约十二个数量级的时间（皮秒到秒）以及相当范围的空间（纳米到千米）。 在每一层，都有不同的机制可用于缩减τ： （1）晶体管层 ：本征开关延迟，通过迁移率增强、应变工程、高κ/金属栅极和GAA架构来解决，并且越来越多地通过降低局部互连的寄生R和C来解决——后者目前已超过本征渡越时间数倍。 （2）电路层 ：信号路径上的RC传播延迟，通过更低电阻率的导体、低κ介质来解决，而最具影响力的手段是通过垂直集成缩短布线长度。 （3）芯片层 ：计算和存储访问延迟，通过架构选择、流水线深度、存储层次结构和片上互连架构来解决。 （4）系统层 ：端到端消息传递和同步时间，通过互连拓扑、协议栈和互连架构设计来解决。 从这一分层公式中得出一条有用的代际规则： τ_(n+1) = τ_n / α 其中缩微因子α是应用特定的，而非通用的。迄今的量产经验表明，功耗受限的移动设备α约为每年 1.3倍 ，安全关键的自动驾驶系统α约为每年 1.5倍 ，AI工作负载则可达每年 10倍 ——在后者中，吞吐量直接转化为经济价值。 使τ成为一个有用的首要指标——而非既有指标的换标——的关键在于，它是跨越整个堆栈的同一个指标。频率、延迟、带宽和吞吐量在各自层面都受τ支配。工艺技术人员、电路设计师和系统架构师可以用相同的单位讨论同一个量。 τ是使端到端堆栈协同优化成为可能的语言——而各层独立优化、时序只是残差的时代已经结束。 03 . 逻辑折叠：一个移动SoC验证点 τ缩微的首个量产级验证在移动领域完成 。智能手机SoC是一种特殊情况，一颗芯片即构成整个系统。多插槽并行不可用；没有千节点互连架构可以掩盖慢速链路。用户感受到的所有性能都来自单颗芯片，在几瓦的功耗包络下，受限于手持设备形态的热设计约束。 2020年之后，当通往前沿制程节点的路径受限时，面临的实际问题变成了： 在固定的制程节点上，如何在单颗芯片上持续交付代际性能提升？ 由此诞生的答案被称为 逻辑折叠（LogicFolding） 。 定义 。 逻辑折叠 是一种设计方法论，将数字、模拟和存储电路分配到垂直堆叠的有源层中，遵循时间缩微原则联合优化性能、功耗和面积。 数字电路分为组合逻辑——寄存器之间的布尔网络——和时序逻辑——保持状态的触发器。数字系统的性能上限由相邻触发器级之间的关键路径延迟决定，而后者主要由该路径上的互连RC和门数主导。 传统优化将门放置在一个平面上，并通过上方的金属层布线；布线越长，寄生RC越大，关键路径越慢。 逻辑折叠 摒弃了平面假设。关键路径上的门分布在两个（并最终更多个）垂直堆叠的有源层上，通过超细间距混合键合连接。 从电路设计师的角度来看，两个有源层表现为单一的连续布局基底，单元跨晶圆边界分布，如同那是一个额外的金属层。信号布线大幅缩短，寄生RC急剧降低，时钟偏斜收紧，芯片在相同的器件节点下以更高的时钟频率运行。 为使 逻辑折叠 充分发挥这些增益，保持混合键合间距与顶层金属间距之间的齿轮比（gear ratio）较低是有利的——实践中大致低于3，更低的比率通常更好。 以目前约720nm的顶层金属间距计算，这意味着混合键合间距需低于2μm——理想情况下齿轮比约为1，此时键合界面处的鸟笼式布线开销实际上消失。 实现这一间距，以及所需的对准精度（ 在麒麟2026（Kirin 2026）上测量的结果是具体的： 晶体管密度在单代之内从155MTr/mm²阶跃提升至238MTr/mm²（晶体管密度按公式2/(CELL*cell height)计算；麒麟SoC设计的面积利用率为68%）——这一提升幅度此前需要三年的几何缩微才能实现。 SoC性能核功耗效率提升41%，最大时钟频率提升近13%。 一条跨上下两层有源层构建的高速全局片上网络（Network-on-Chip）数据路径，将数据通路面积缩减55%，同时改善了供电稳定性。 一种后硅时钟偏斜调整方案独立贡献了超过5%的SoC性能提升。 在SRAM上——其访问速度、每比特能耗和面积强烈依赖于位线和字线长度——逻辑折叠缩短了关键路径，降低了每比特能耗，并将工作频率提升了40%以上。 在一个代表性处理器核心上，双层折叠架构将时钟缓冲器数量减少了50%以上，时钟偏斜降低了25%，布线长度缩短了约30%。 这些增益是在固定的器件节点上实现的，不是通过新的光刻步骤，而是通过逻辑在三维空间分布的拓扑重组。 麒麟2026中搭载的 逻辑折叠 实现有意采取了保守策略。混合键合间距达到1.5μm；TSV着陆仅在顶层金属下方推进了一步；折叠仅选择性地应用于关键路径，而非整个设计。即便如此，CPU性能核心频率今年回到了 3.1GHz 。 未来十年， 逻辑折叠 预计将从局部关键路径折叠演进到全面、多层折叠——每个封装三层、四层乃至更多有源层——这得益于更低温度的混合键合（放宽跨层热预算）以及TSV着陆从顶层金属向下迁移至M6，后者将释放超过30%的高层布线资源。从2026年到2035年，晶体管密度预计将朝 400MTr/mm² 及以上迈进。 与此同时， 逻辑折叠 使麒麟得以大幅提升CPU核心频率，并为迈向 4GHz 及以上铺平道路（见下表）。这一路线图可行，且在成本上具备经济可行性。 ▲华为麒麟CPU性能核心频率趋势（原表来自论文，芯东西制图） 附栏A——逻辑折叠概览 混合键合间距：低于2μm（麒麟2026中为1.5μm；目标齿轮比≈1） 对准精度：低于0.5μm TSV CD/KOZ：低于1.5μm；间距低于6μm；失效率 良率：通过智能冗余接近100% 晶体管密度：155 → 238 MTr/mm²，单步实现 功耗效率/频率增益（SoC性能核心）：+41% / +13% SRAM工作频率：提升40%以上 代表性核心的时钟缓冲器数量/时钟偏斜/布线长度：-50% / -25% / -30% 04 . 从皮秒到微秒： AI数据中心的τ缩微 一个自然的问题是，在毫瓦级智能手机体制下发展起来的原则，是否能存活地转化到AI训练和推理的吉瓦级体制中。AI工作负载处于τ光谱的另一端：不是单颗芯片，而是数百甚至数千颗芯片如同一台机器运行，在过去十年中总计算量增长了约六个数量级。 答案是肯定的——前提是τ被视为系统级目标，并贯穿整个链路，而非局限于单个加速器内部。 两个事实塑造了τ论证的AI侧面。 首先，AI系统在持续增长——从一颗芯片，到数十颗，到数百颗，再到越来越多的数万颗。 其次，现代AI系统的能源预算和材料预算由数据而非计算主导。大型AI集群中超过 80% 的能源被数据移动消耗；超过 70% 的系统成本分配给数据存储。 直接的含义是： 缩减数据在传输中花费的时间——在芯片之间、机架之间和封装内部——至少与缩减计算所用时间同等重要。 τ缩微在AI规模上通过三个协调层来实现： 系统互连架构（Unified Bus） 、 近封装光学引擎（Hi-ONE） 以及 封装本身的拓扑重组（3D Folding） 。 4.1 Unified Bus——τ优先的系统互连架构 传统的多节点、多加速器架构通过多层堆叠协议移动数据：PCIe连接主机、NVLink或专有互连架构连接机箱内部、以太网或InfiniBand连接机箱之间，以及上层的软件栈远程内存访问。每一层都需要协议转换、额外的序列化、额外的DMA缓冲区和进一步的握手。每次转换都增加延迟、降低可靠性并产生额外成本。 Unified Bus（UB）以单一协议取代了这一堆栈——一种在机箱内部和机箱之间运行的全对等互连架构，在整个系统中原生暴露内存语义。数据移动被简化为无需转换的、对等的内存语义层传输，以硬件管理的一致性取代软件栈的消息传递。 测量到的收益约为两个数量级：端到端远程访问延迟从TCP/IP类堆栈典型的数十微秒降至约100ns——沿主要通信轴实现了约500倍的系统τ缩减。在机架规模上，这使系统渐近地接近于一台单一的、互连架构一致的机器——内部称为 System-as-One-Chip（系统即单芯片） 。 4.2 Hi-ONE——封装级光学I/O 一旦通信延迟被降低，下一个瓶颈便随之转移。在单个机架内增加芯片密度将功率密度和可靠性推至极限——也将电气SerDes推至极限。在每颗AI芯片400Gb/s时，铜缆布线仍然成熟可靠。但在每颗芯片多Tb/s时，铜缆变得不切实际： SerDes传输距离受限，布缆变得体积过大，面板安装变得不可行，热和供电裕度被耗尽。 华为半导体开发的方案是 高密度光互连节点引擎Hi-ONE（High-density Optical-interconnect-Node Engine） ——一种近封装光学引擎，每模块提供 8Tb/s 的带宽，在单根光链路上匹配一颗AI芯片的UB带宽。它将所需的SerDes传输距离从约100厘米缩短至约 5厘米 ，消除了笨重的布缆，并将传输距离从不到1米扩展至 100米 ——使分布式、吉瓦级数据中心的高密度互连在物理上成为可能。 Hi-ONE 的设计哲学本身就是一个τ缩微论证。 Hi-ONE 并未采用重型DSP来实现高信号保真度，而是采用了线性方案——模拟均衡增强的驱动器和跨阻放大器——并允许UB协议容忍一个有意放宽的误码率。 协议层和物理层之间的这种跨层权衡降低了功耗、成本和集成复杂度，体现了τ优先方法论所鼓励的跨层优化。 4.3 N²与N的困境，以及为何3D Folding不可避免 AI加速器不会止步于2.5D扇出封装的最深层原因是几何性的，值得明确阐述，因为它决定了2030年后的路线图。 在传统的2.5D AI芯片中，逻辑裸片占据封装中心，HBM堆叠和SerDes排列在其边缘，电压调节器围绕封装。每条存储信号、每条互连信号以及每安培的供电电流都必须经过裸片边缘才能到达内部的计算资源。 如果裸片的边长为N，则： 计算能力按N²（面积）缩微， 但存储带宽、互连和供电——所有通过2.5D扇出沿边缘传输——仅按N（周长）缩微。 这条二次曲线与线性曲线之间不断加大的差距构成了 扇出困境（fan-out dilemma） ，它解释了2.5D缩微的停滞，且与底层逻辑节点多么激进无关。没有任何晶体管级改进能弥补拓扑缺陷。 3D折叠（3D Folding） 通过将边缘绑定的资源重新布局到表面上来解决这一困境。供电（通过背面供电和集成电压调节器）、高速存储（通过混合键合连接逻辑）和光学I/O（通过近封装Hi-ONE）全部从周长迁移到垂直表面——一旦位于表面，它们便按N²缩微，与计算的二次增长步调一致。封装不再是由存储和SerDes周长带围绕的逻辑裸片；它成为一个垂直集成堆叠，其中存储、互连架构、供电和逻辑共同缩微。 路线图将这一演进置于明确的时间线上。 大约到2030年，AI加速器（昇腾SuperPoD产品线——2025年的昇腾910C、2026年的昇腾950，以及随后的990）依靠成熟技术的组合： Chiplet 、 2.5D扇出 和通过微凸块及标准间距混合键合的 3D堆叠 。 2030年前后，昇腾990将把 逻辑折叠 引入AI芯片类别，从那时起 3D折叠 成为2035年前α的主要载体。 沿此路径，到2035年硬件集成度预计将增长 100倍 以上，τ缩微分布在堆栈的每一层，而非集中在器件层面。 附栏B——AI系统规模上的τ UB远程访问延迟：约数十μs → 约100ns（≈500倍τ缩减） Hi-ONE每模块带宽：8Tb/s（匹配每芯片UB带宽） Hi-ONE SerDes传输距离：约100cm → 约5cm；面板间传输距离： 扇出困境：计算 ∝ N²，周长绑定的带宽/I/O/供电 ∝ N 3D折叠：将带宽、光学I/O和供电从边缘重新布局到表面，恢复N²对等 2026 → 2035年预计硬件集成度增长：>100倍 05 . 逻辑与存储：从解耦到再融合 τ缩微的一个含义值得单独讨论，因为其后果既是 技术性 的，也是 产业性 的。 在8086时代，行业通过标准化的存储总线有意将处理器和存储解耦。这种解耦使两个行业得以独立缩微：处理器性能沿摩尔曲线快速推进，而存储厂商则在其旁发展出一个巨大的独立市场。 AI时代正在逆转这种解耦。 计算密度的持续扩大正在将存储带宽、延迟、功耗和封装推至其极限。HBM、混合键合和3D堆叠SRAM是一个单一底层事实的症状：对于现代AI工作负载，数据移动与计算本身同样关键，逻辑和存储正再次被推向紧密的物理集成。随着它们的融合， 供应链中的影响力天平正在向存储和封装厂商倾斜。 技术方向是明确的，但经济上的解决方案尚未落定。 AI硬件时代的持久成功将属于那些能够在技术上融合逻辑与存储，并建立一种经济伙伴关系——使两个行业在长期内共享融合收益的企业。 这不仅仅是一个研究问题； 这是行业在未来十年需要解决的结构性问题 。通过使每一层分离的跨层成本变得可见，τ缩微确保了这一问题不能被推迟。 06 . 开放性挑战 将τ缩微呈现为一个完成的体系是有误导性的。若干实质性问题仍然悬而未决，在此一并指出，既为突出正在进行的工作，也为邀请合作。 工具链与方法论。 当今的EDA是为一个面积、时序和功耗沿三个独立轴优化、系统τ仅作为残差出现的时代而开发的。 全面的逻辑折叠要求工具链将多个堆叠裸片视为单一的连续设计实体——以单元粒度而非模块粒度进行逻辑分割，在统一的成本函数下跨整个体积进行布局，并在裸片间路径上执行时序收敛，而在这些路径中，垂直互连寄生参数、KOZ排斥区和晶圆间工艺偏差以传统2D训练的工具无法充分应对的方式相互作用。 初步的内部工具已经开发并产出了有用的结果，方法论细节将在未来数月发布。一条τ原生的工具链——开放的、多物理场的、3D原生的——是未来十年最重要的赋能投资。 晶圆间工艺偏差。 LogicFolding键合来自可能不同批次——在某些情况下甚至不同节点——的晶圆。Vth、驱动电流和互连RC的晶圆间偏差远大于晶圆内偏差，且最严重地影响时钟分配和保持时间裕度。智能冗余、自适应补偿和τ感知的签核流程是应对这一挑战的必要组成部分。 垂直互连开销。 每个混合键合和每个TSV都会产生有限的电阻和电容惩罚，而TSV的KOZ会排斥标准单元。因此，LogicFolding必须通过以下简单不等式逐层证明其合理性： τ_Before (existing signal + wire length reduction) > τ_After (vertical interconnect RC) 对于移动端的关键路径和存储，这一阈值已经被跨越；该阈值与工作负载相关，且随着键合间距的缩小，边界将持续移动。 能量。 τ是时间法则，不是焦耳法则。一个运行速度快10倍但功耗也高10倍的超级节点不违反任何缩微原则，却超出了电网容量。 因此，τ缩微需要一个能量伴侣：消除堆栈开销的内存语义互连架构、将每比特皮焦耗能降低数个数量级的近封装/共封装光学器件、背面供电、存内/近存计算，以及将τ裕度换回功耗的审慎实践（数据中心规模的DVFS——与实现智能手机电池续航的机制相同）。 重要的是，τ裕度本身在朝该方向分配时就提供了能量裕度。 基准测试。 行业当前的性能基准——Linpack、MLPerf、SPEC——是为每个工作负载一个标量即可满足需求的时代设计的。τ缩微的行业需要τ剖面基准——暴露系统每一层的主导τ以及该层剩余裕度的向量。主导τ层，根据定义，就是下一个投资方向。 07 . 六年回顾，十年展望 2020年5月至2026年5月期间，华为半导体设计并量产了381颗芯片，服务于移动、AI、汽车、工业和基础设施市场。在整个产品组合中，τ缩微论点经受住了考验： 在器件和电路层，晶体管密度已从155向400+ MTr/mm²（到2031年）提升。 在芯片层，LogicFolding在前沿移动SoC上已经证明，关键路径频率、功耗效率和密度可以在固定的器件节点上持续提升。 在系统层，Unified Bus和Hi-ONE已经证明，数百微秒的通信τ可以被压缩至数百纳秒，多机架AI集群可以表现为单一的一致性机器。 展望未来，CPU性能核心频率预计到2029年将迈向 4GHz 及以上，麒麟SoC效率预计在三到五年内在典型使用下将提升 1倍 以上，AI硬件集成度预计到2035年将增长 100倍 以上。 超越任何单一产品的更深层主张是方法论层面的。τ缩微是自Dennard以来第一个为整个堆栈提供共享优化目标的缩微原则。 它向工艺技术人员、电路设计师、架构师、系统工程师和软件团队发出信号：这些群体现在正在以相同的单位优化相同的量，任何单层的改进必须传导至系统τ才算有效。 它也向行业战略家和资本配置者表明，下一笔投资应跟随τ而非节点——竞争性的性能不再要求常驻在光刻技术的最前沿，而封装、存储带宽和互连架构设计现在承载着此前仅由前沿逻辑节点所拥有的战略权重。 对于在成长过程中将“摩尔定律”等同于“进步”的一代工程师而言，这是一个困难的转变。 几何时代事实上已经结束；否认这一事实不是可行的策略。通过缩微实现加速的时代正在让位于通过多层电子系统的τ优化实现加速的时代——而在未来六到十年中以τ为首要目标的公司、研究团体和生态系统，将决定此后十年计算的面貌。 未来十年的工作范围已经划定。许多开放问题仍然存在，没有任何单一组织可以独自解决——工具链、标准、基准、器件物理和经济模型都需要超越任何单一公司的贡献。 因此，本文既是一份来自前线的报告，也是一份邀请。 前方的路线图要求苛刻，但方向是明确的。 查看评论
5月25日，彭博社知名苹果记者马克·古尔曼(Mark Gurman)周日发文称， 今年的全球开发者大会(WWDC)将是Tim Cook(Tim Cook)作为苹果CEO最后一次发表主题演讲，然后就会让位于约翰·特努斯(John Ternus)，未来作为执行董事长将不会再做主题演讲。 库克 古尔曼称，除非苹果CEO交接出现重大意外变故，否则6月8日的WWDC主题演讲将是库克的最后一场重要发布会，未来也看不到任何一种情况会让他以执行董事长身份继续参加主题演讲，而特努斯将于9月1日正式接任CEO。 他表示，苹果通常不会在6月到9月iPhone发布会之间举行大型活动，因此目前一切迹象都表明，今年WWDC将成为库克的“告别演出”，而下一场iPhone发布会将是特努斯以CEO身份首次公开亮相的重要场合。 古尔曼指出，苹果已经将特努斯发布折叠屏iPhone列为优先事项之一，以此作为他上任后的“三把火”之一。这将有助于苹果展示他的产品开发能力，并证明为何他是CEO职位的合适人选。 查看评论