今日，摩尔线程宣布正式发布并开源MusaCoder，这是面向GPU底层算子生成的专用代码大模型。 摩尔线程表示，MusaCoder是业内首个基于国产GPU算力底座完成全链路训练与验证的开源代码大模型，其完整后训练流程均在基于MTT S5000构建的夸娥智算集群上完成。 据介绍，MusaCoder包含9B和27B两个参数规模，主要面向GPU底层算子生成任务设计，重点支持从PyTorch标准算子自动生成高性能CUDA/MUSA原生Kernel代码。 这一能力可降低开发者手写底层GPU算子的门槛，提升GPU高性能计算场景下的代码生成、验证和优化效率。 性能方面，在KernelBench评测中，MusaCoder-27B-RL取得Overall Pass@8 93.2%、Avg. @8 88.60%的成绩，超越Claude Opus 4.7、DeepSeek-V4 Pro、GLM-5.1、Kimi K2.6等主流SOTA代码模型，达到当前行业领先水平。 摩尔线程称，MusaCoder的SFT（监督微调）、RFT（拒绝采样微调）、RL（强化学习）、异步rollout、在线编译执行验证及reward计算等全栈训练与验证流程，均依托MTT S5000构建的夸娥智算集群完成。 这也意味着，国产GPU不仅能够支撑大模型推理和常规微调任务，也能够稳定承载代码大模型后训练全周期算力需求。 尤其是在GPU Kernel生成这类任务中，训练系统需要频繁进行代码生成、编译、执行、验证和反馈计算，对硬件、编译栈、运行时、调度系统和评测基础设施都提出了更高要求。 huggingface.co MooreThreads/MusaCoder-27B · Hugging Face We’re on a journey to advance and democratize artificial intelligence through open source and open science. arXiv.org MusaCoder: Native GPU Kernel Generation with Full-Stack Training on Moore... Native GPU kernel generation turns high-level tensor programs into executable, efficient low-level code. Existing Large Language Models (LLMs) struggle with this task, while execution-based reinforcement learning suffers from sparse rewards, reward... 5 个帖子 - 5 位参与者 阅读完整话题
MTT S5000 AI 训推一体智算卡基于 PH100 芯片打造，单卡 AI 算力（稠密）可达 1000 TFLOPS，具备 80GB 显存（带宽 1.6TB/s），卡间互联带宽为 784GB/s，满足多精度算力需求。国产显卡也越来越好了！ 1 个帖子 - 1 位参与者 阅读完整话题
IT之家 5 月 26 日消息，中国信息安全测评中心、国家保密科技测评中心今天公布《安全可靠测评结果公告（2026 年第 2 号）》， 摩尔线程 MTT S5000（PH100 芯片）人工智能训练推理芯片在列 。 IT之家注意到，摩尔线程刚刚也在公众号平台发布了这则喜讯。官方表示，这是安全可靠测评体系建立以来， 首次将 AI 训练推理芯片纳入评测结果 。 据悉，MTT S5000 AI 训推一体智算卡基于 PH100 芯片打造，单卡 AI 算力（稠密）可达 1000 TFLOPS，具备 80GB 显存（带宽 1.6TB/s），卡间互联带宽为 784GB/s，满足多精度算力需求。
IT之家 5 月 26 日消息，在昨天的 2026 国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波在主旨演讲中首次提出半导体全新演进路径 ——“韬（τ）定律”。 ▲ 图源：华为麒麟官方公众号 | ISCAS 2026 现场 基于该定律，华为 6 年来已成功设计并量产 381 款芯片。预计到 2031 年，基于该定律的高端芯片晶体管密度指标，将达到 1.4 纳米芯片制程（衡量芯片晶体管精密度的指标）的同等水平。 IT之家注意到，科技日报今日发文，有关专家详细解答了何为韬定律、这一定律对于半导体产业意味着什么等问题。 韬定律的突破点在哪？ 半个多世纪以来，全球半导体产业始终遵循摩尔定律这一核心规律 。 1965 年，英特尔联合创始人戈登 · 摩尔提出，芯片上的晶体管数量大约每两年翻一倍。其本质在于通过不断缩小晶体管尺寸，在同样面积内集成更多晶体管，从而推动性能提升与成本下降。 过去几十年间，芯片制程从 90 纳米、28 纳米一路演进到 3 纳米甚至 2 纳米，半导体产业基本沿着“几何缩微”的路径持续发展。但随着先进制程不断逼近物理极限，这一路径正面临多重挑战：一方面，晶体管尺寸逼近物理极限；另一方面，先进制程的成本、功耗与工艺复杂度快速上升，性能提升的边际收益逐渐放缓， 摩尔定律出现“见顶”之忧 。 为此， 韬定律将关注重点从“尺寸”转向“时间” 。 在物理学和电子学中，时间常数 τ 通常用于描述电路中的时间延迟与电阻、电容特性。围绕降低时延、优化数据流、提升互连效率等方向，相关研究已积累多年。 何庭波认为，未来芯片性能的提升，将不再仅依赖于更先进的制程，还可以通过降低系统中的时间成本 —— 包括信号传播、内存访问、互连与同步延迟等，实现性能、能效与晶体管密度的持续提升。 因此，从本质上看，韬定律以 τ 这一跨层级性能指标为核心， 通过在器件、电路、芯片、系统全栈持续压缩统一的“时间成本” ，实现整体性能跃迁。 “ 该定律核心突破，是重构了半导体行业沿用 50 余年的摩尔定律演进范式 。”上海交通大学集成电路学院教授周健军告诉记者，“技术发展不再局限于缩小器件几何尺寸以提升晶体管密度，转而以时间常数 τ 为核心物理锚点，开展全维度协同优化。” 韬定律对半导体产业有何影响？ 围绕韬定律，华为提出“τ 缩微”（时间缩微）概念， 即在器件、电路、芯片和系统各层级，均定义一个特征时间常数，并以其缩减作为统一优化目标 。 同时，“逻辑折叠”作为一种设计方法论被提出。该方法通过将数字、模拟与存储电路在垂直方向进行有源层堆叠，在三维空间内重构电路布局， 以缩短关键路径、降低互连延迟，并在性能、功耗与面积之间实现协同优化 。 何庭波在发表于中国科学院科技论文预发布平台的论文中指出：“τ 缩微以时间本身而非晶体管面积作为衡量进步的首要指标”。论文提出，未来 10 年，电子系统的演进应由时间缩微来引导，而非几何缩微。 而基于这一框架，半导体产业的演进将从晶体管工艺转向器件、架构、软件、系统全栈协同， 从“芯片能做多小”转向“计算能有多快、系统响应能有多及时” 。 韬定律将如何在工程实践中继续落地？ 何庭波介绍，韬定律已构建贯穿器件、电路、芯片到系统层面的多层级协同优化体系。例如，在电路层面，通过逻辑折叠技术突破传统平面布局的物理边界， 缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能的大幅提升 ；在芯片层面，通过全栈软硬芯协同设计， 基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级效率，降低端到端执行时间 。 “将于秋季面世的‘麒麟芯片 2026’是逻辑折叠技术的首次成功实施， 它基于全新的自由逻辑设计理念，由单层扩展至双层，并实现晶体管密度等指标的大幅提升 。”何庭波透露，诸如此类的大量创新，会逐步落地到 2027 年及之后的量产芯片中。 展望未来，她预计，到 2031 年，基于韬定律的高端芯片晶体管密度将达到 1.4 纳米制程的同等水平。 在周健军看来， 韬定律开辟出半导体产业全新演进路径，既重塑行业基础发展准则，也有效延续摩尔定律技术红利 。 “这一理论对全球半导体技术迭代具备引领价值，同时为国内产业链提供全新发展指引： 芯片制造不必过度依赖尖端光刻设备，先进封装的战略地位持续抬升 ；依托电路创新、架构革新与系统级优化，也可弥补工艺制程上的差距，打造高性能的芯片产品。”周健军说。 不过，作为一种新提出的方法论， 其在不同场景的适用性，以及与设计工具、产业生态的适配等，还需未来持续验证和优化 。 相关阅读： 《 华为发表半导体韬定律：预计到 2031 年，基于该定律的高端芯片晶体管密度将达到 1.4 纳米制程的同等水平 》 《 华为详解“逻辑折叠”等核心技术，多层级协同优化体系贯穿器件、电路、芯片到系统层面 》 《 没有退路就是胜利之路：何庭波称基于韬定律华为有了加速度，只会越来越好 》
400米世界记录43.03秒，这叫摩尔定律；我跑不了那么快，所以四个人跑，4*100米接力36.84秒，这是的韬定律。我实在想不通，这种无奈的工程妥协怎么能说成人类伟大的定律。 26 个帖子 - 25 位参与者 阅读完整话题
摩尔定律正面临物理极限和经济效益双重挑战，全球芯片行业迫切需要探索新的演进路线。 2026国际电路与系统研讨会25日在上海举行，华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中， 正式发表“韬（τ）定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则 。基于该定律，华为过去六年已成功设计并量产了381款芯片。今年秋季，华为将发布新的麒麟手机芯片，完整采用逻辑折叠技术，大幅提升相关性能。 长期以来，全球芯片行业都在跟着摩尔定律跑：每18-24个月，芯片上的晶体管数量翻一番，性能翻倍、成本减半。简单说，就是把晶体管越做越小，靠“缩小尺寸”（几何缩微）堆性能 。近年来，随着晶体管“几何缩微”放缓，成本红利逐渐消退，如何跨越传统工艺路径的局限，探索出一条全新的可持续演进路线，以满足当下呈指数级攀升的计算性能需求，已成为全球半导体行业亟待攻克的共同难题。 “韬定律”提出以“时间缩微”替代“几何缩微”，以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进 。 具体来看，逻辑折叠等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。包括但不限于优化晶体管和互连电阻及寄生电容，突破传统平面布局的物理边界，“软件、架构、芯片”全栈软硬芯协同设计，重构计算系统互联协议等。 华为公司表示，在韬(τ)定律的路径下，期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。 这是要起飞了吗，期待大模型芯片快点搞出来 1 个帖子 - 1 位参与者 阅读完整话题
IT之家 5 月 25 日消息，据科创板日报今日消息，图灵量子宣布完成 首个光量子计算软硬件体系的全国产化适配验证 。 图灵量子自研 DeepQuantum 量子编程框架已实现对 海光、摩尔线程、沐曦、壁仞科技 等国产 GPU 及操作系统的深度兼容与性能调优。 IT之家查询官网获悉，图灵量子成立于 2021 年，技术起源于上海交通大学集成量子信息技术研究中心。图灵量子目前 拥有自主知识产权的三维和超高速光量子计算芯片核心技术和工艺 ，具备从芯片设计、流片、封装、测试到系统集成和量子算法实现的全链条研发能力。 据介绍，目前 DeepQuantum 已在多类国产算力环境下稳定运行复杂量子线路模拟任务，持续推动量子-经典混合计算软硬件生态的自主可控。
IT之家 5 月 18 日消息，在目前正在进行的摩尔线程发布会上，官方介绍了 MTT AICUBE 智能硬件产品在家庭场景方面的能力，并宣布该机将于 6 月 18 日开启预售。 据官方介绍，MTT AICUBE 可带来客厅语音点播新体验。无需打字、无需翻页，只需向小麦智能体说出想看的片名或类型，无论是热播剧集，还是经典老片，都能一语直达，即刻播放。 官方还举例旅行规划场景，MTT AICUBE 内置的小麦智能体可帮助家庭告别繁琐的攻略查阅与零散的行程规划，用户无需手动搜索、反复比价，只需向小麦智能体说出目的地与偏好，都能一键生成专属旅行攻略。 在娱乐方面，MTT AICUBE 号称拥有轻量化手游畅玩新体验。无需模拟器复杂配置、无需担忧硬件兼容，只需连接手柄、即可畅玩《王者荣耀》《原神》等游戏。 官方强调，MTT AICUBE 同时支持安卓容器环境下的高效运行，依托全功能 GPU 强大图形渲染能力，实现低延迟操控与即插即用，让客厅秒变游戏娱乐中心。凭借强劲端侧异构算力，它承担起家庭娱乐、办公交互等场景的智能中枢角色，填补国产 GPU 在端侧安卓生态的应用空白，为开发者提供高性价比测试平台，赋能国产全功能 GPU 生态规模化落地。
IT之家 5 月 17 日消息，在昨日的杭州市具身智能创新发展大会上，国家人工智能应用中试基地（具身智能）（简称：国家具身智能应用中试基地）正式揭牌。摩尔线程官方今日宣布，其成为了共建合伙人， 并担任其产业委员会委员 。 IT之家注：具身智能（Embodied Intelligence）是人工智能与机器人学交叉的前沿领域，强调智能体通过身体与环境的动态交互实现自主学习和进化，其核心在于将感知、行动与认知深度融合。据摩尔线程介绍，具身智能作为人工智能发展的下半场， 是全球科技竞争的战略制高点 。 落地杭州的国家具身智能应用中试基地，聚焦技术发展、成果转化和生态构建等，致力于破解国产生态不健全、能力碎片化等共性问题， 打造自主可控、安全可靠、开放共享的具身智能基础设施和产业生态 ，提升我国具身智能产业的自主创新能力与国际竞争力。 摩尔线程联合创始人兼首席运营官周苑表示，全功能 GPU 作为通用算力底座是让机器人从实验室走向现实的关键。目前，摩尔线程已打通“大模型训练 — 仿真模拟 — 端侧部署”生态闭环， 可为具身智能提供一站式、安全可靠的国产算力方案 。 IT之家注意到，摩尔线程已与国家具身智能应用中试基地签署战略合作协议，并成立了“具身智能算力与仿真联合实验室”， 计划加速具身智能的规模化落地 。 值得一提的是， 摩尔线程 2026 产品发布会将于 5 月 18 日 19:00 举行 。从预热视频来看，该企业有望带来 NAS / 迷你主机形态的家庭 AI 产品。
IT之家 5 月 16 日消息，摩尔线程 (Moore Threads) 现已宣布，其 2026 产品发布会将于 5 月 18 日 19:00 举行。从预热视频来看，该企业 有望带来 NAS / 迷你主机形态的家庭 AI 产品 。
引领全球芯片工艺发展的摩尔定律已经有50多年历史，最近十几年业内都在谈摩尔定律已死，认为芯片工艺很快会到物理极限，没法再微缩下去了。不过比利时的欧洲微电子中心IMEC对此并没有那么悲观，他们最近公布的路线图显示现在的硅基工艺还能再战很多年，2046年干到0.2nm以下还是可行的。 根据他们公布的路线图，业界在2018年实现了7nm水平的N7工艺，直到3nm的N3工艺还都可以靠FinFET晶体管实现，去年2nm节点的N2工艺开始转向了GAA晶体管，使用的是NanoSheets路线， 后续可以一直用到1.4nm级别的A14及1.0nm级别的A10工艺，时间点会到2031年。 2034年预计会进入0.7nm级别的A7工艺，这时候开始GAA晶体管结构也不行了， 会上CFFET晶体管结构，这是互补场效应晶体管， 会将N、P晶体管垂直堆叠，理论上可以将面积缩小一半，但散热挑战难度很大。 CFET晶体管会一直用到2040年的0.3nm级别的A3工艺，再往后还得换晶体管结构，这次会用上传闻已久的2DFET，也就是进入二维晶体时代，这被视为芯片工艺的终极材料，完美的原子级厚度，台积电、三星及Intel等公司都展示过这种黑科技，不过量产依然没有时间表。 2DFET晶体管结构能让芯片工艺一路狂奔到Sub-A2，也就是0.2nm以下， 按现行规律命名应该是0.14nm了，不过现在还早，IMEC也就是提个PPT目标，名字都不好说呢，毕竟还有20年之久。 总之，IMEC给出了未来20年的芯片工艺路线图，但是进入到埃米级之后，每代工艺的提升都很难。 如果大家关注过台积电2nm之后的工艺，芯片面积微缩已经不明显了，密度提升个10%都很难，所以才搞出了很多不那么标准的工艺断代，前不久的技术论坛上甚至公布了A13、A12工艺，填补A14到A10之间的空白，后面再有A11工艺都不会让人意外。 此外，芯片工艺的升级也不只是看nm数字大小就能决定了，散热、供电、封装等方面也有极高的技术挑战，谁能解决这些问题也有可能在未来20年的工艺竞争中脱颖而出，超越个台积电、三星或者Intel也不是没可能。 希望未来20年的竞争中，中芯国际、华虹、晶合集成、芯联集成等大陆企业也能参与其中，不再是追赶者了。 查看评论
IT之家 4 月 28 日消息，中国移动自主研发的九天 35B 通用大模型将在第九届数字中国建设峰会上正式发布。摩尔线程官方昨晚宣布，其基于旗舰级 AI 训推一体全功能 GPU MTT S5000，依托成熟的 MUSA 软件栈与高性能算子优化， 已率先完成九天 35B 模型的全流程适配与推理验证 。 据介绍，本次适配中，摩尔线程基于自研 MUSA 软件栈与 SGLang-MUSA 高性能推理引擎，深度打通九天 35B 模型推理全链路。 MTT S5000 基于第四代 MUSA“平湖”架构打造， 单卡 AI 稠密算力可达 1000 TFLOPS ，支持从 FP8 到 FP64 全精度计算，匹配九天 35B 大模型在长文本处理与高并发响应方面的核心需求。 摩尔线程通过 MUSA C 开发框架、muDNN 计算库与 MATE 开源算子库的全栈优化，针对九天 35B 模型特有的注意力机制与长序列推理进行深度适配，确保模型在 MTT S5000 上高效执行。 在标准推理场景下，MTT S5000 可稳定支撑九天 35B 模型的高并发请求 。 IT之家注：MTT S5000 是专为大模型训练、推理及高性能计算而设计的全功能 GPU 智算卡，基于第四代 MUSA 架构“平湖”打造。其单卡 AI 算力最高可达 1000 TFLOPS，配备 80GB 显存，显存带宽达到 1.6TB/s，卡间互联带宽为 784GB/s，完整支持从 FP8 到 FP64 的全精度计算。
IT之家 4 月 26 日消息，摩尔线程今日发布 2026 年一季度报告： 营业总收入 ： 7.38 亿元，同比增长 155.35% 归母净利润 ： 2935.92 万元 扣非净利润 ： -5428.22 万元 经营现金流 ： -14.86 亿元 基本每股收益 ： 0.06 元 / 股 稀释每股收益 ： 0.06 元 / 股 加权平均净资产收益率 ： 0.26%，同比增加 2.79 个百分点 🤖 AI 解读 报告期内，公司 营业收入 达到 7.38 亿元，较上年同期 增长 155.35% ，主要系公司专注于全功能 GPU 的研发与创新，新产品实现规模化落地，推动收入快速增长。 归属于上市公司股东的净利润 为 2935.92 万元，同比扭亏为盈； 扣除非经常性损益的净利润 为 -5428.22 万元，仍处于亏损状态，主要系公司持续保持较高研发投入。本期研发投入合计 3.69 亿元，同比增长 49.95%，研发投入占营业收入的比例为 50.03%，较上年同期减少 35.17 个百分点，主要因营业收入大幅增长。 报告期末，公司总资产为 154.90 亿元，较上年度末增长 0.99%；归属于上市公司股东的所有者权益为 115.19 亿元，较上年度末增长 0.53%。经营活动产生的现金流量净额为 -14.86 亿元，主要系公司为扩大生产规模，经营性采购支出增加所致。 风险提示：本文内容由 AI 自动分析生成，仅供参考，不代表IT之家观点。如有出入请以证监会指定上市公司信息披露平台为准。本文内容不构成投资建议，如有投资者据此操作，风险自担，IT之家对此不承担任何责任。
IT之家 4 月 24 日消息，摩尔线程今天携手智源 FlagOS， 为旗舰级 AI 训推一体全功能 GPU MTT S5000 完成 DeepSeek-V4-Flash 模型 Day-0 适配 。 据介绍，DeepSeek-V4-Flash 模型采用混合专家（MoE）架构，总参数量达 284B，激活参数 13B，支持百万 token（词元）上下文长度。预训练数据超 32Ttoken， 在最大推理力度模式（Flash-Max）下推理能力逼近 Pro 版本 。 值得注意的是，DeepSeek-V4 模型首次采用了“FP4+FP8”混合精度策略，而国内当前主流 AI 芯片仍普遍以 BF16 为主。摩尔线程凭借原生 FP8 支持能力，可更高效承载 DeepSeek-V4 的前沿精度设计。 同时，MTT S5000 GPU 内置硬件级 FP8 Tensor Core 加速单元，相比传统 BF16/FP16 能将数据位宽直接减半，显存带宽压力降低 50%， 理论计算吞吐量实现翻倍 。 为充分发挥 MTT S5000 的 FP8 优势，FlagOS 团队为 DeepSeek-V4 模型进行 FP8 量化。通过系统级分析，双方技术团队将本次适配的攻坚重点锁定在 FP8 算子与 Sparse Attention 算子， 在“编译优化”与“自动调优”两大方向取得重大突破 。 综合IT之家此前报道，摩尔线程已多次 Day-0 即时适配国产大模型，涵盖 MiniMax M2.7 、 智谱 GLM-5 等
IT之家 4 月 12 日消息，摩尔线程已完成 MiniMax M2.7 大模型 Day-0 适配，支持 MTT S5000 旗舰级 AI 训推一体全功能 GPU。 据介绍， MiniMax M2.7 是业界首个具备深度自我进化能力的大模型 ，能够自主构建 Agent Harness，通过 Agent Teams 协作、复杂 Skills 调用及 Tool Search Tool 等能力完成复杂生产力任务，甚至深度参与自身迭代。 值得注意的是，摩尔线程已多次 Day-0 即时适配国产大模型，涵盖智谱 GLM-5、千问 QwQ-32B 等。 IT之家注：MTT S5000 是专为大模型训练、推理及高性能计算而设计的全功能 GPU 智算卡，基于第四代 MUSA 架构“平湖”打造。其单卡 AI 算力最高可达 1000 TFLOPS，配备 80GB 显存，显存带宽达到 1.6TB/s，卡间互联带宽为 784GB/s，完整支持从 FP8 到 FP64 的全精度计算。
36氪获悉，上海证券交易所与中证指数有限公司决定调整上证50、上证180、上证380、科创50等指数样本，于2026年6月12日收市后生效。其中科创50指数更换4只样本，调入华虹公司、源杰科技、摩尔线程、沐曦股份。
36氪获悉，据摩尔线程消息，5月16日，在杭州市具身智能创新发展大会上，国家人工智能应用中试基地（具身智能）（简称：国家具身智能应用中试基地）正式揭牌，摩尔线程成为共建合伙人，并担任其产业委员会委员。此外，摩尔线程与国家具身智能应用中试基地签署战略合作协议，并成立“具身智能算力与仿真联合实验室”。
36氪获悉，近日，摩尔线程与光轮智能达成战略合作。双方将依托摩尔线程全功能GPU与夸娥（KUAE）智算集群，结合光轮智能“求解—测量—生成”三位一体全栈自研仿真平台，联合打造高置信度仿真数据合成方案。
5月1日，摩尔线程宣布，依托旗舰级AI训推一体智算卡MTT S5000与自研MUSA软件栈，基于SGLang开源推理框架，已完成DeepSeek-V4的完整运行验证。（界面）
36氪获悉，爱企查App显示，近日，北京摩尔智堂科技有限公司成立，法定代表人为吕其恒，经营范围包括人工智能硬件销售、人工智能双创服务平台、集成电路芯片设计及服务、计算机系统服务等。股权穿透图显示，该公司由摩尔线程智能科技（北京）股份有限公司间接全资持股。